Die thermische und SerDes-Power-Wall steckbarer Optiken bei 102.4Tbps
In modernen Rechenzentrumsarchitekturen für distributed Training massiver Foundation-Modelle erfordert das Scale-Out-Netzwerk strikt deterministische Latenzen und massive Bisektionsbandbreiten. Bei der Skalierung von Switch-ASICs auf 51.2Tbps und 102.4Tbps bricht das Paradigma steckbarer Transceiver (QSFP-DD, OSFP) an den physikalischen Grenzen der elektrischen Signalübertragung zusammen. Um Signale vom zentralen Switch-ASIC über Megtron-7- oder Megtron-8-Leiterplattenmaterialien zu den Front-Panel-Cages über Distanzen von 250 bis 350 mm zu treiben, müssen die integrierten SerDes-Blöcke (Serializer/Deserializer) bei Nyquist-Frequenzen von 28 GHz (106 Gbps PAM4) bzw. 56 GHz (212 Gbps PAM4) Kanalverluste von 28 bis 34 dB kompensieren. Dies erzwingt den Einsatz komplexer CTLE- (Continuous Time Linear Equalization) und DFE-Filter (Decision Feedback Equalization) sowie leistungshungriger DSPs in jedem steckbaren Modul.
Diese DSP-zentrierte Architektur treibt die Energieeffizienz auf untragbare 18 bis 22 pJ/bit. Auf Systemebene bedeutet dies, dass optische Transceiver 35 bis 42 Prozent der gesamten Leistungsaufnahme eines 102.4Tbps-Switch-Chassis beanspruchen – ein Äquivalent von 3.600 bis über 4.500 Watt allein für die elektro-optische Schnittstelle. Die resultierende thermische Verlustleistungsdichte an der Frontblende übersteigt die Kapazitäten traditioneller Luftkühlsysteme bei weitem, da die Packungsdichte der 1.6T-OSFP-XD-Käfige keinen ausreichenden aerodynamischen Querschnitt für Kühlluftströme mehr zulässt. Die thermische Sättigung führt zu lokalen Hotspots, transienten Bitfehlern und einer rapiden Degradation der Halbleiterzuverlässigkeit.
PCB-Kanalverlustmessung auf Megtron 7/8 bei 56 GHz Nyquist strikt auf <30 dB begrenzen
Frontblenden-Leistungsdichte auf maximal 25 W pro OSFP-Steckplatz bei forcierter Luftkühlung limitieren
Gesamtleistungsbudget des 102.4Tbps-Chassis für optische Transceiver unter 3.200 W spezifizieren
CPO-Architektur: Silicon-Photonics-Integration und <7 pJ/bit Metriken
Co-Packaged Optics (CPO) bricht mit dem traditionellen Front-Panel-Paradigma, indem die elektro-optischen Wandler als Silicon-Photonics-Engines (SiPh) direkt auf das Multi-Chip-Modul (MCM) des Switch-ASIC integriert werden. Durch diese 2.5D/3D-heterogene Integration – realisiert über organische Substrate mit ultra-dichten Umverdrahtungslagen (RDL) oder passive Silizium-Interposer – sinkt die physikalische Leiterbahnlänge zwischen Switch-SerDes und dem optischen Modulatortreiber von über 300 mm auf 12 bis 22 mm. Bei diesen minimalen Distanzen reduziert sich der Hochfrequenz-Verlust des elektrischen Kanals auf unter 3 bis 5 dB bei 53 Gbaud, wodurch der Einsatz von stromintensiven Retimer-DSPs obsolet wird.
Der Übergang zu Linear-Direct-Drive-Architekturen ermöglicht es dem Host-ASIC-SerDes, die optischen Modulatoren (typischerweise Silizium-Mach-Zehnder-Modulatoren, MZM, oder verlustarme Micro-Ring-Modulatoren, MRM) direkt anzusteuern. RICEWIND validiert hierbei eine Reduktion der elektro-optischen Energieaufnahme von ca. 20 pJ/bit auf unter 5 bis 7 pJ/bit. Bei einem 102.4Tbps-Switch-System führt diese Reduktion zu einer direkten Einsparung von über 1,4 kW Systemleistung. Das optische Interface wird über integrierte dielektrische Polymer-Wellenleiter und Sub-Mikrometer-Silizium-Wellenleiter realisiert, die über Kanten- oder Gitterkoppler mit hochdichten 2D-Faserbändern (Optical Pigtails) gekoppelt sind.
Elektrische Leiterbahnlänge zwischen Switch-ASIC und CPO-Engine strikt unter 25 mm halten
Energieeffizienz des Gesamtsystems auf <7,0 pJ/bit für die optische Schnittstelle begrenzen
Rückflussdämpfung der Silizium-Interposer-Koppler auf >40 dB über den gesamten C- und O-Band-Bereich verifizieren
Die ELSFP-Architektur: InP-Laser-Zuverlässigkeit und Safety-Interlocks
Ein kritischer physikalischer Widerspruch bei CPO-Systemen besteht in der Co-Lokalisierung von Silizium-Logik und optischen Laserquellen. Dauerstrich-Laser (Continuous Wave, CW) auf Basis von Indiumphosphid (InP) reagieren extrem empfindlich auf thermische Belastungen: Oberhalb von 55 bis 60 °C steigt der Schwellenstrom exponentiell an, die Wall-Plug-Effizienz bricht ein, und die Ausfallrate (FIT-Rate) steigt rapide, was die Mean Time Between Failures (MTBF) drastisch reduziert. Da der benachbarte 102.4Tbps-Switch-ASIC unter Volllast Sperrschichttemperaturen (Tj) von 85 bis 105 °C erreicht, würde die direkte Integration der Laserdiode auf dem CPO-MCM zu inakzeptablen Systemausfällen im Rechenzentrum führen.
Die von der OIF standardisierte ELSFP-Architektur (External Laser Small Form-Factor Pluggable) löst dieses Dilemma, indem die optische Quelle physisch vom Switch-MCM entkoppelt wird. Hocheffiziente DFB-Laserquellen (Distributed Feedback) mit 20 bis 24 dBm optischer Ausgangsleistung werden in steckbaren Modulen an der kühleren Frontblende oder in separaten Laser-Shelves platziert. Das Dauerstrich-Licht wird über polarisationserhaltende Fasern (Polarization-Maintaining Fiber, PMF) verlustarm zu den optischen Modulatoren auf dem MCM geführt. Fällt ein Laser aus, ermöglicht das ELSFP-Design ein unterbrechungsfreies Hot-Swapping im laufenden Betrieb, ohne den Switch-Traffic anderer Ports zu beeinträchtigen. Zur Gewährleistung der Lasersicherheit (Klasse 1M) integriert das System ein automatisches Laser-Shutdown-Protokoll (ALS), das bei Unterbrechung der optischen Verbindung den Laser innerhalb von <10 ms deaktiviert.
Gehäusetemperatur des ELSFP-Moduls im Betrieb strikt auf ≤55 °C regeln
Polarisations-Extinktionsverhältnis (PER) der PMF-Zuleitung bei mindestens >20 dB halten
Laser-Safety-Interlock (ALS) mit einer Abschaltzeit von <10 ms bei Steckerziehung zertifizieren
Fasermanagement, Link-Loss-Budgets und Steckverbinder-Dämpfung
Die Skalierung eines CPO-basierten Switches auf 102.4Tbps erfordert das präzise Handling von 512 bis 1.024 optischen Fasern innerhalb eines kompakten 1HE- oder 2HE-Chassis. Die Faserführung vom MCM zur Peripherie erzwingt den Einsatz biegeunempfindlicher Singlemode-Fasern nach ITU-T G.657.B3 mit minimalen Biegeradien von 5 mm, um makroskopische Biegedämpfungen (Bending Losses) von unter 0,05 dB pro Umschlingung sicherzustellen. Spezielle mechanische Zugentlastungsträger und Kassetten schützen die Glasfasern vor Quetschungen und dynamischer Ermüdung durch Vibrationen der Kühlsysteme.
Das optische Dämpfungsbudget in 2026er KI-Clustern ist mit typischerweise 6,5 bis 8,5 dB (für CWDM4 bzw. DR4 bei 1310 nm) extrem eng gefasst. Jeder Übergang – von den ELSFP-Splittern über die internen MT-Ferrule-Blind-Mate-Backplane-Koppler bis hin zu den SiPh-Gitterkopplern (typischerweise 1,0 bis 1,4 dB Koppelverlust) – zehrt an dieser Reserve. Aus diesem Grund sind durchgängig APC-Polituren (Angled Physical Contact, typischerweise 8 Grad) für MPO-16- und MXC-Verbindungselemente vorgeschrieben, um die optische Rückflussdämpfung (ORL) über 50 dB zu halten. Jegliche Kontamination der Endflächen führt bei den hohen optischen Leistungsdichten der CW-Laser zu permanenter Photodunkelung und irreversiblem Einbrennen von Verunreinigungen.
Optisches Gesamt-Link-Loss-Budget auf maximal 7,5 dB über die gesamte In-System-Strecke auslegen
Optische Rückflussdämpfung an allen internen MPO/APC-Schnittstellen auf >50 dB spezifizieren
Partikelinspektion gemäß IEC 61300-3-35 für alle internen Blind-Mate-Ferrulen vor Systeminbetriebnahme durchführen
Flüssigkühlung und Cold-Plate-Co-Design für CPO-Substrate
Die thermische Entwärmung eines CPO-MCMs stellt eine der komplexesten Aufgaben der modernen Aufbau- und Verbindungstechnik dar. Während der zentrale Switch-ASIC eine thermische Verlustleistung von 900 bis 1.300 Watt auf einer Chipfläche von ca. 800 bis 1.000 mm² konzentriert (Wärmestromdichte >120 W/cm²), emittieren die umliegenden 16 bis 32 optischen 3.2T-Engines jeweils 15 bis 25 Watt. Diese heterogene Wärmestromverteilung führt zu ausgeprägten thermomechanischen Spannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten (CTE) von Silizium, organischem Träger und Kupferkühlkörpern.
RICEWIND setzt auf ein Dual-Zone-Flüssigkühlungsdesign mit mikrostrukturierter Cold-Plate unter Verwendung von Wasser-Glykol-Gemischen (PG25) oder dielektrischen Flüssigkeiten. Die Cold-Plate verfügt über getrennte Mikrokanalfeld-Geometrien: Eine Zone mit extrem feinen Kühlfinnen (Breite <50 µm, Aspektverhältnis >10:1) bewältigt die extremen Flussdichten über dem Switch-Kern, während ein parallel geführter Teilstrom die optischen Engines umspült. Ziel dieser Entkopplung ist es, die optischen Engines streng unterhalb von 60 °C zu stabilisieren, während der ASIC-Die bei thermodynamisch optimalen 80 bis 85 °C betrieben wird, um den Pumpenergieaufwand im Rechenzentrum zu minimieren.
Temperaturdelta über alle integrierten optischen Engines auf maximal ±3 °C begrenzen
Druckverlust über die CPO-Dual-Zone-Cold-Plate bei 2,5 l/min Durchfluss auf <35 kPa halten
Thermische Grenzschichttemperatur der Silicon-Photonic-Dies strikt unter 60 °C bei 45 °C Kühlmittel-Vorlauf garantieren
TCO-Ökonomie, Migrationspfad und automatisierte Inbetriebsetzung
Die ökonomische Bewertung von Co-Packaged Optics in KI-Rechenzentren verschiebt sich signifikant von den reinen Anschaffungskosten (CapEx) hin zu den operativen Betriebskosten (OpEx). Zwar liegen die Fertigungskosten eines CPO-bestückten 102.4Tbps-Switches initial um 15 bis 20 Prozent über Systemen mit steckbaren Transceivern – bedingt durch Ausbeuteverluste (Yield) bei der heterogenen MCM-Integration und hochpräzise Faser-Kopplungsverfahren –, doch die resultierenden Energieeinsparungen von 60 bis 70 Prozent kompensieren diese Mehrkosten innerhalb von weniger als 18 Monaten Betriebszeit. In einem KI-Cluster mit 32.000 Beschleunigern reduziert der CPO-Einsatz die Anschlussleistung der Switch-Fabric um mehrere Megawatt, wodurch wertvolle Transformator- und Notstromkapazitäten für zusätzliche Rechenknoten freigegeben werden.
Für die Transition von steckbaren Modulen hin zu CPO zeichnet sich ein mehrstufiger Migrationspfad ab: Während Leaf-Switches bis 800G/1.6T weiterhin Linear Pluggable Optics (LPO) nutzen, ist CPO für zentrale Spine- und Super-Spine-Ebenen ab 102.4Tbps alternativlos. Die industrielle Inbetriebnahme verlangt vollautomatisierte Testzyklen: Integrierte optische Zeitbereichsreflektometrie (OTDR) misst jede Faserverbindung auf Biegeverluste und Rückstreuungen ein, während On-Chip-PRBS-Generatoren und BERT-Engines das Pre-FEC-Bitfehlerverhältnis validieren. Ein Pre-FEC-BER-Schwellenwert von <1e-4 ist verbindlich einzuhalten, um fehlerfreie KP4-FEC-Korrekturmechanismen mit minimaler Latenz zu garantieren.
Pre-FEC-Bit-Error-Rate (BER) auf jedem optischen Kanal auf <1e-4 vor FEC-Aktivierung verifizieren
Automatisierte OTDR-Dämpfungsmessung jedes Faserkanals bei 1310 nm mit Grenzwert <0,3 dB Spleißdämpfung einhalten
Amortisationszeit (Payback) der CPO-CapEx-Prämie im TCO-Modell auf unter 18 Monate bei 0,12 $/kWh kalkulieren
Beschaffung und technischer Support
Für Produktdatenblätter, kundenspezifische Stromversorgungslösungen oder Großhandelsangebote kontaktieren Sie HEFENGQI.
